Actualité du jour
23/04/2007 18h25, par Reuters
Les prix du marché des puces mémoires NAND étant attendus en baisse de 50% d'ici la fin mars 2008, le japonais, numéro deux mondial du secteur, espère réduire ses coûts de 40%, une fourchette équivalente au nombre de puces supplémentaires produites sur une même galette de silicium grâce au passage de l'actuelle technologie 56nm à celle de 43nm, indique le journal.
Les puces du japonais devrait être fabriquées dans son usine de la préfecture de Mie, au sud-ouest de Tokyo, qui devrait ouvrir dans l'année, toujours selon le Nikkei.
Personne chez Toshiba n'était disponible pour commenter l'information.
Les mémoires NAND sont largement utilisées dans les appareils photo numériques, les téléphones appareils photo, les baladeurs et devraient à terme devenir une alternative viable aux disques durs d'orienteurs.
La finesse accrue des circuits imprimés permet de diminuer la taille des puces, en même temps que leur consommation d'énergie tout en augmentant la rapidité de traitement des informations. Les coûts de production par puce s'en trouvent mécaniquement diminués.
Le numéro mondial des puces NAND, le sud-coréen Samsung Electronics, prévoit de lancer la production de puces à 50 nanomètres dans l'année, précise le Nikkei.
Les dernières infos électronique
19/03/2024 14h23 : Découvrez le potentiel du Cloud Public avec OVHcloud