Regroupement pour la standardisation des processus de gravure a 65 nm
21/10/2003 08h52, par ADIT
Plusieurs entreprises japonaises majeures du domaine des semiconducteurs, comme Toshiba, NEC ou Renesas, vont s'associer pour standardiser les technologies de fabrication des puces gravees en 65 nm.
Leur volonte est de former un consortium dans la lignee de la ASPLA (Advanced SoC Platform) qui avait ete cree par 10 fabricants electroniques pour standardiser les technologies a 90 nm. La JEITA (Japan Electronics and Information Technology Industries Association) prevoit d'organiser dans le courant du mois une reunion de ses entreprises membres, pour parvenir a un accord et mettre au point une strategie precise.
Les entreprises participant au nouveau projet mettraient en commun leurs connaissances et savoir-faire concernant les processus de gravure a 65 nm sur wafer de 300 mm, ce qui leur permettrai une reduction de leurs couts de recherche-developpement.
