Electronique
  lelectronique.com : Le Portail dédié à l'électronique : Montage électronique, schéma dépannage Forum électronique  
Electronique
Des questions sans réponses sur l'électronique, posez les sur ce forum d'électronique

Affichage des résultats 1 à 3 sur 3
  1. #1
    Novice Novice
    Date d'inscription
    janvier 2009
    Messages
    2
    Pouvoir de réputation
    0

    Par défaut Periode Astable à porte logique CMOS

    Bonjour, je n'arrive pas à déterminer la période du signal Uc(t) , la tension au borne du condensateur ainsi que le rapport cyclique en fonction de VTH/VDD, R2 et C1, sachant que VTH = VDD/2, c'est la tension à la quelle bascule les portes logiques.
    Voici le schéma :
    J'aimerai savoir si le fait d'alimenté les portes en 5V ou 15V change la valeur de la période ou si cela n'a aucune influence ?
    Merci d'avance pour votre aide
    ps: les trois portes sont des portes inverseuses simple, ne pas prendre en compte le TRIGGER DE SCHMITT.
    Dernière modification par overisk ; 31/01/2009 à 08h31.

  2. # ADS
    Circuit publicitaire
    Date d'inscription
    Toujours
    Messages
    Plusieurs
     

  3. #2
    Job à plein temps Job à plein temps
    Date d'inscription
    septembre 2004
    Âge
    37
    Messages
    1 664
    Pouvoir de réputation
    12

    Par défaut Re : Periode Astable à porte logique CMOS

    Bonjour, ces portes ne basculent pas à VCC/2 car se sont des Trigger de Schmitt
    ces portes ont 2 seuils de basculement nottés VP et VN dans la doc en fonction de la tension d'alim
    http://grupos.unican.es/dyvci/ruizrg...s/CD40106B.pdf

    ce me semble que la tension d'alim influe sur la période - voir page 7 de la doc, les formules sont données en fonction de VDD, VN et VP ... ce qui confirme

    NB: sur le schéma, le signal logique de l'entrée 1 se répercute sur la sortie 4, le simulateur voit cela comme un "fil"
    un simulateur, ça simule, ça ne connais pas le temps de propagation des portes logique

    a mon avis,
    soit il y a un problème dans le schéma -> utiliser un schéma qui fonctionne (voir la doc page 7)
    soit ce schéma a des chances d'osciller en HF autour des 2.5Mhz auquel cas il vas falloir revoir la valeur des résistances et condos

    une question bête, il vas servir à quoi cet oscillateur, on peu peut-être t'orienter vers une solution un peu plus judicieuse que celle-ci

    Cordialement
    Dernière modification par Ptiphill ; 31/01/2009 à 08h22.
    siempre endavant !!!

  4. #3
    Novice Novice
    Date d'inscription
    janvier 2009
    Messages
    2
    Pouvoir de réputation
    0

    Par défaut Re : Periode Astable à porte logique CMOS

    j'ai mis ce symbole mais j'ai pas de composant précis, j'ai 3 inverseurs, avec comme tension de basculement VTH = VDD/2. J'ai pas plus d'info sur le composant à par que c'est un CMOS ! Merci d'avoir répondu

Informations de la discussion

Utilisateur(s) sur cette discussion

Il y a actuellement 1 utilisateur(s) naviguant sur cette discussion. (0 utilisateur(s) et 1 invité(s))

Discussions similaires

  1. Seuil de commutation des portes CMOS
    Par soucou dans le forum Électronique générale
    Réponses: 9
    Dernier message: 07/06/2006, 11h04

Règles de messages

  • Vous ne pouvez pas créer de nouvelles discussions
  • Vous ne pouvez pas envoyer des réponses
  • Vous ne pouvez pas envoyer des pièces jointes
  • Vous ne pouvez pas modifier vos messages
  •  


Partenaires Etronics ImaginaScience JLT7 Kudelsko LED & Eclairage RegionsJob Miniatures par Miwim
Contactez-nous | Données personnelles | Bannières | Flux RSS | Publicité | Plan du site
©2001-2013 lelectronique.com - Tous droits de reproduction et de représentation réservés